【字节面经】27届 FPGA 实习面试真题解析,双面试官+全流程分享

一开始就是常规的自我介绍，不用太复杂，简单说了下自己的专业、学历，重点讲一下自己的项目和实习经历，最好都跟FPGA相关的。

（这里提醒大家，自我介绍别瞎聊，重点说和岗位相关的，因为后面面试官的问题，全是围绕自我介绍里说的内容问的。）

这部分两个面试官都重点问了我项目和实习，聊了快1小时，问得特别细。

这里踩了个坑，面试官总问做这个项目的背景、为什么做，有些项目就是老师安排的，没多想，就答得很生硬，大家提前多了解下自己项目的背景，别只盯着自己负责的小模块。

这部分都是基础题，不难，主要就是考平时记的知识点。

• CDC跨时钟域处理方式；  

• FIFO深度计算；  

• FPGA底层的资源，除了LUT还有什么；  

  【答案：Flip-Flop（触发器），Carry Chain进位链，MUX选择器，DSP48，BRAM（Block RAM 块RAM），IOB（IO Bnak 输入输出块），GT高速收发器，ZYNQ里有PS硬核等。】

• 什么是关键路径，怎么处理关键路径；  

这部分就捡重点答，比如：

• 跨时钟域单bit用两级触发器，多bit用异步FIFO，约束用set_clock_groups和set_max_delay；

• FIFO深度按读写速率差和突发长度算；底层资源还有触发器、进位链、BRAM这些；

• 关键路径就是延迟最长的路径，优化的话可以改代码、约束时序。

这部分就比较简单了，主要是：

• FPGA能用到哪些地方

• 能实习多久、每天能来多久，能不能接受指定的实习地点

都是如实回答就好。面试官还问了我之前两段实习的工作时间，看得出来还是比较看重实习稳定性的。

面试最后考了手撕代码，两道题，同步FIFO和序列检测。

• 同步FIFO：核心实现读写控制、空满判断、数据缓存等功能，这次实操花了25分钟，

  主要就是实现读写、判断空满这些功能，不算难，但要写得快、写得对

• 序列检测：采用FSM（有限状态机）实现，重点是状态划分和转移，平时多练练就没问题（为FPGA笔试高频考点）

整体难度不算特别高，主要就是考项目细节和基础，还有编程实操。

给27届同学提个醒，提前把自己的项目梳理清楚，不光要会做自己负责的模块，还要了解整个项目的背景；基础知识点一定要记牢，别临时抱佛脚；手撕代码平时多练，避免面试时手忙脚乱。